Lattice Semiconductor Corporation

Passerelle d’interface logicielle IP pour affichage DSI MIPI 1:2 et 1:1 DSI

CONCEPTION PRATIQUE D’UN CPLD FAIBLE PUISSANCE

Réduction des coûts et de la consommation des applications grand public utilisant des DLP

Les interfaces SERDES haute vitesse dans les FPGA de valeur élevée

Mise en œuvre de contrôleurs mémoire DDR3 à grande vitesse dans un FPGA milieu de gamme

CONCEPTION POUR FAIBLE PUISSANCE

UTILISATION DE DLP NON VOLATILS À MOINDRE COÛT DANS LES APPLICATIONS SYSTÈME

Relever les défis actuels auxquels sont confrontés les interfaces avec les solutions de pontage de FPGA ultra faible densité

TECHNIQUES D’AGENCEMENT DE CARTE À MOINDRE COÛT POUR UNE CONCEPTION AVEC DES DLP DANS DES BOÎTIERS BGA

GEN2 Serial RapidIO ET FPGA FAIBLE PUISSANCE À MOINDRE COÛT